编写 Verilog 代码,使电路输出信号0
无输入
输出0,位宽为1
module top( output out ); // Write your code here endmodule
Using your USTC-OJ universal account