题目描述

创建一个名为top的Verilog模块，实现非门的功能

输入格式

无

输出格式

无

示例代码

module top( input in, output out );
// 请用户在下方编辑代码

//用户编辑到此为止
endmodule