题目描述

part_selection用于选择向量信号中的一部分，而向量拼接算子{a,b,c}用于将多个信号组合成一个位宽更大的向量信号，如：

{3'b111, 3'b000} 等同于 6'b111000

{1'b1, 1'b0, 3'b101} 等同于5'b10101

{4'ha, 4'd10} 等同于 8'b10101010 // 4'ha and 4'd10 are both 4'b1010 in binary

向量拼接时，每个信号都需要有明确的位宽，这样拼接后的信号才会有明确的位宽。例如，{1,2,3}就是非法的，因为无法确定各信号的位宽，语法检查时会报错。

向量拼接算子既可以用于赋值语句的左侧，也可用于右侧，如下所示：

input [15:0] in;

output [23:0] out;

assign {out[7:0], out[15:8]} = in;

assign out[15:0] = {in[7:0], in[15:8]};

assign out = {in[7:0], in[15:8]};

创建Verilog电路，将6个5bit位宽的输入信号，以及2bit的常量信号2’b11拼接成32bit的向量信号，并将其拆成4个8bit的信号，分别赋值给4个输出信号，如下图所示：

输入格式

6个5位宽的输入信号a,b,c,d,e,f

输出格式

4个8位宽的信号w,x,y,z

示例代码

module top (
    input [4:0] a, b, c, d, e, f,
    output [7:0] w, x, y, z );
    // assign { ... } = { ... };
endmodule