题目描述

创建一verilog电路，包含5个1bit输入，使所有输入两两进行同或（两bit相同时输出1，不同时输出0），并将结果通过25bit的向量信号输出，如下图所示：

使用复制算子实现该电路，可以大大减少代码量，提高编码效率。

输入格式

1位的a,b,c,d,e

输出格式

25位的out

示例代码

module top (
    input a, b, c, d, e,
    output [24:0] out );//
    // The output is XNOR of two vectors created by 
    // concatenating and replicating the five inputs.
    // assign out = ~{ ... } ^ { ... };
endmodule