题目描述

寄存器在本质上来说就是触发器，我们一般将由多个触发器构成的向量信号成为寄存器。试设计一个在时钟上升沿出发的8bit位宽的寄存器。

输入格式

一位宽线网型变量clk，时钟信号； 八位宽线网型变量d，寄存器输入信号；

输出格式

八位宽寄存器型变量q，寄存器输出信号

示例代码

module top (
    input               clk,
    input [7:0]         d,
    output reg [7:0]    q
);
// 请用户在下方编辑代码



//用户编辑到此为止
endmodule