题目描述

创建一个带有复位信号（reset）的8bit位宽的寄存器，在触发信号（clk）的上升沿，当复位信号为高电平时，寄存器输出0，否则与输入信号d同步。

Hint:

在同一个always进程块中，同一触发信号只能使用一种边沿，即上升沿和下降沿不可同时使用。(例如：always@(posedge clk or negedge clk)，这种写法是错误的)

输入格式

时钟信号clk, 同步复位信号reset, 8bit宽信号输入d

输出格式

8bit宽信号输出q

示例代码

module top (
    input clk,
    input reset,            // Synchronous reset
    input [7:0] d,
    output reg [7:0] q
);

endmodule